Des transistors moins énergivores fabriqués sur la plateforme NanoRennes

À l’Université de Rennes 1, la plateforme NanoRennes a contribué à la fabrication de transistors « en couches minces » innovants, conçus par l’Université de Surrey. Plus polyvalents, ils pourraient à terme intégrer des capteurs. Publication dans Advanced Intelligent Systems (octobre 2020).

Olivier de Sagazan à NanoRennes - Photo UR1/DirCom/FO
  1. Des capteurs sur du plastique ou du textile
  2. La plateforme Nanorennes réalise la preuve de concept
  3. 10 couches de matériau alignées au micromètre près
  4. Référence

Des capteurs sur du plastique ou du textile

Les transistors sont des composants au cœur de nombre de nos systèmes électroniques. Dans les ordinateurs, ce sont eux qui régissent les « 0 » et les « 1 » à la base des calculs ; dans les écrans LCD-TFT  ils pilotent l’allumage de chaque pixel.

La plateforme NanoRennes a fabriqué des transistors en couches minces (TFT) de nouvelle génération, conçus et modélisés numériquement par une équipe de l’Université du Surrey, au Royaume-Uni. Ils représentent une innovation marquante pour la création de dispositifs électroniques portables ou de capteurs intégrés sur des supports variés (plastique souple, textile, etc.).
 

Réalisation de circuits et transistors TFT - Les circuits et transistors TFTs ont été réalisés sur des plaques de silicium de 3 pouces, appelées wafers, au sein de la plateforme NanoRennes de l’IETR.  - © UR1/DirCom/FO

Un transistor TFT « classique » est composé de trois parties : le drain, la source et la grille. Cette dernière contrôle la capacité d'un transistor à faire passer le courant. Ces nouveaux transistors disposent d’une double grille, ce qui leur donne plus de polyvalence : un même transistor peut réaliser plusieurs fonctions et marcher à une vitesse plus élevée. Ils donnent ainsi aux ingénieurs une plus grande liberté de conception, qui pourrait conduire à des circuits simplifiés et plus économes en énergie.
 

La plateforme Nanorennes réalise la preuve de concept

En 2019, Radu Sporea et Eva Bestelink, de l’Université de Surrey, cherchaient un laboratoire où réaliser des preuves de concept de l’architecture innovante de leur modèle. C’est un ancien doctorant de l’IETR, passé ensuite à l’Université de Surrey, qui leur a fait connaître les compétences et l’équipement de la plateforme NanoRennes, pour y réaliser la preuve de concept de leurs nouveaux transistors en couches minces.

Depuis plus de 20 ans, l’expertise de la plateforme Nanorennes est de réaliser des composants à « basse température », entre 150 et 250 °C. Ceci permet d’utiliser comme support des verres, des plastiques, pour des applications plus larges que les transistors des ordinateurs issus de « wafer » de silicium, fabriqués eux à plus haute température (au-delà de 700°C).
 

Photolithographie - Chaque couche de matériau est gravée par un procédé de photolithographie. Ceci permet la mise en forme et l’alignement entre elles de couches minces avec une précision micrométrique. Le principe consiste à exposer à la lumière une résine photosensible à travers un masque reproduisant les structures désirées. Après développement, les structures présentes sur le masque seront reproduites en résine qui servira de couche de protection lors de l’étape de gravure de la couche à mettre en forme. - © UR1/DirCom/FO

L’équipe de la plateforme peut réaliser des transistors avec une précision de l’ordre du micron (10-6 mètres, soit 50 fois plus petit qu’un cheveu !). Une précision courante dans l’industrie électronique, mais rare à trouver dans des équipements académiques et qui nécessite des équipements de pointe et des compétences uniques dans le Grand Ouest.

Gravure par plasma - Ces gravures des différentes couches minces se font dans des réacteurs RIE (Reactive Ion Etching) où des gaz ionisés réagissent chimiquement avec les parties non protégées par la résine photolithographique. - © UR1/DirCom/FO

 

10 couches de matériau alignées au micromètre près

Là où les transistors TFT basiques nécessitent 4 couches, le transistor conçu par les chercheurs de l’Université de Surrey en compte une dizaine. Ce nombre engendre de la complexité et demande des capacités technologiques pour déposer et aligner les couches successives de matériau.

Olivier de Sagazan souligne la nécessité de créer et tester ces transistors, car la simulation informatique ne donne pas de « recette » précise. Par exemple, la simulation ne prédit pas l’épaisseur idéale pour chaque couche de matériau, ni comment chaque matériau se comportera au contact des couches qui l’entourent.

Les propriétés des matériaux changent selon ce sur quoi elles sont déposées. Chaque couche subit l’histoire de ce qui a été déposé avant.

L’étape suivante sera de réaliser des circuits plus complexes avec cette technologie, sur d’autres supports.

 

Référence

Versatile Thin‐Film Transistor with Independent Control of Charge Injection and Transport for Mixed Signal and Analog Computation
Eva Bestelink, Olivier de Sagazan, Lea Motte , Max Bateson , Benedikt Schultes , S. Ravi P. Silva , Radu A. Sporea
Advanced Intelligent Systems 2020. doi:10.1002/aisy.202000199

Article rédigé par Alice Vettoretti - Plume & Sciences